คําถามฟังดูง่าย: ชิป 2nm จํานวนเท่าไหร่ที่สามารถทําจากชิปเดียวโวฟเฟอร์ซิลิคอน 300 มิลลิเมตร?
ที่จริงคําตอบจะเปิดเผยเกี่ยวกับการผลิตครึ่งประสาทที่ทันสมัยมากกว่าตัวเลขเดียว มันเกี่ยวข้องกับกณิตศาสตร์ สถิติผลิต การออกแบบและขีดจํากัดทางกายภาพของกระบวนการที่ก้าวหน้า.
บทความนี้นําเสนอการคํานวณที่จริงจริงและเชิงวิศวกรรม โดยแยกยอดทฤษฎีจากสิ่งที่จริง ๆ เหลือจากโรงงานครึ่งประสาท
ถึงแม้ว่าจะมีชื่อดังกล่าว แต่หน่วยเทคโนโลยี 2nm ไม่แสดงถึงมิติทางกายภาพตามคําแปล แต่หน่วยที่ทันสมัยเป็นการแบรนด์ที่สะท้อนผลการปรับปรุงความหนาแน่นของทรานซิสเตอร์และประสิทธิภาพพลังงาน แทนความยาวประตูจริง.
กระบวนการประเภท 2 nm แบบปกติรวมถึง Gate-all-around หรือ nanosheet transistors ความยาวประตูที่มีประสิทธิภาพประมาณหลายสิบนาโนเมตร และการใช้ Lithography Ultraviolet อย่างมากส่งผลว่า, พื้นที่ die มากกว่าสัญลักษณ์ node เป็นปัจจัยหลักในการกําหนดจํานวนชิปที่เข้ากับแผ่น
โวฟเฟอร์ขนาด 300 มิลลิเมตรแบบมาตรฐานมีรัศมี 150 มิลลิเมตร ซึ่งให้พื้นที่ทางกณิตศาสตร์ทั้งหมดประมาณ 70,685 มิลลิเมตร
การตัดขอบ, เส้นเขียน, และบริเวณควบคุมกระบวนการ ลดพื้นที่ที่มีประสิทธิภาพ ในสภาพแวดล้อมการผลิตจริง, ประมาณ 94 ถึง 96 เปอร์เซ็นต์ของแผ่นสามารถใช้ได้, เหลือประมาณ 66,000 ถึง 68,500000 mm2 ที่มีให้ใช้ในการพิมพ์.
ในหน่วย 2 นามิตร ขนาดของหมึกจะแตกต่างกันอย่างมากขึ้นอยู่กับการใช้งาน
โปรเซสเซอร์มือถือที่มีประสิทธิภาพสูงโดยทั่วไปมีขนาดประมาณ 80 ถึง 120 มม. ชิปเล็ตโลจิกเล็กกว่ามาก, มักอยู่ในช่วง 25 ถึง 40 มม.สามารถเกิน 300 mm2 และบางครั้งใกล้ 500 mm2 หรือมากกว่า.
ความแตกต่างเหล่านี้มีอํานาจเหนือผลการนับชิป
พิจารณาระบบเคลื่อนที่บนชิปที่มีพื้นที่เจาะประมาณ 100 mm2
การหารพื้นที่ของแผ่นแผ่นที่สามารถใช้ได้ด้วยขนาดของแผ่นเจาะผลิตได้ประมาณ 680 หน่วย หลังจากคํานวณกณิตศาสตร์ของแผ่นเจาะและการสูญเสียขอบ จํานวนของแผ่นเจาะโดยทั่วไปจะลดลงถึงประมาณ 600 630 หน่วย
ผลิตจึงกลายเป็นปัจจัยที่ตัดสิน สําหรับ SoCs ที่มีความก้าวหน้าขนาดใหญ่ ผลิตจริง ๆ มักจะอยู่ในช่วง 70-80% เมื่อกระบวนการ成熟
ผลลัพธ์คือประมาณ 420 ถึง 500 ชิปที่ใช้งานได้อย่างเต็มที่ต่อแผ่น
สถาปัตยกรรมชิปเล็ต ปรับปรุงประสิทธิภาพของวอฟเฟอร์ได้อย่างดีเยี่ยม
สําหรับชิปเล็ตโลจิกขนาด 30 มม 2 โวฟเฟอร์เดียวกันในทฤษฎีสามารถรองรับมากกว่า 2,200 ตัด. หลังจากการสูญเสียกณิตศาสตร์, มีอยู่ประมาณ 2,000 ถึง 2,100 ตัดรวม.
การ ทํา งาน ที่ ดี ที่ สุด
ซึ่งผลิตชิปเล็ตที่ดีประมาณ 1,800 ถึง 2,000 ชิปเล็ตต่อวอฟเฟอร์ ซึ่งอธิบายว่าทําไมยุทธศาสตร์ที่ใช้ชิปเล็ตจึงกลายเป็นหลักฐานในหน่วยที่ก้าวหน้า
หน่วยประมวลผล AI ใหญ่ๆ พยายามผลักดันเศรษฐกิจของวอฟเฟอร์ให้ถึงขั้นสุด
ด้วยขนาดเจาะ 500 มม 2 โวฟเฟอร์สามารถรองรับได้เพียง 110 ถึง 120 เจาะโดยรวมหลังจากการสูญเสียขอบ ผลผลิตแรกสําหรับเจาะขนาดใหญ่ดังกล่าวที่ 2 nm อาจลดลงระหว่าง 40 และ 60 เปอร์เซ็นต์
ผลลัพธ์คือเพียงชิปที่ใช้ได้ประมาณ 45 ถึง 70 ชิปเท่านั้นที่สามารถได้รับจากแผ่นเดียว ซึ่งส่งผลโดยตรงต่อราคาสูงของฮาร์ดแวร์ AI ที่ทันสมัย
ผลผลิตเกี่ยวข้องอย่างใกล้ชิดกับความหนาแน่นของความบกพร่อง รูปแบบผลผลิตที่เรียบง่ายแสดงให้เห็นว่าผลผลิตลดลงอย่างกราฟกับการเพิ่มพื้นที่ die
แม้กระนั้น ความหนาแน่นของความบกพร่องที่ต่ํามาก ๆ ก็สามารถส่งผลกระทบต่อการพิมพ์ขนาดใหญ่ได้ โดยที่ผลผลิตมักจะหนักกว่าค่าใช้จ่ายของไวเฟอร์
การคํานวณทางกณิตศาสตร์ที่บริสุทธิ์ ละเว้นปัจจัยหลายอย่างจากโลกจริง รวมถึงเส้นการเขียน โครงสร้างการทดสอบ วงจรขั้นต่ํา และการเก็บผลงาน
ชิปจากโวฟเฟอร์เดียวกันอาจแตกต่างกันในความเร็ว การบริโภคพลังงาน และความอดทนต่อแรงดัน แต่เพียงส่วนหนึ่งเท่านั้นที่สมควรสําหรับผลิตภัณฑ์ชั้นนํา
สําหรับวอลเฟอร์ 300 มิลลิเมตรที่โน้ด 2 นามิตร ผลที่จริงจริงคือประมาณ:
45 ถึง 70 เครื่องเจาะดีสําหรับเครื่องประมวลผล AI ใหญ่
420 ถึง 500 เครื่องพิมพ์ดีสําหรับ SoCs มือถือ
1800-2,000 ชิปปิเล็ตตัวการคิดที่ดี
หมายเลขเหล่านี้สะท้อนความเป็นจริงของการผลิต แทนที่จะเป็นขีดจํากัดทางทฤษฎี
ในจุด 2 นาเมตร ความก้าวหน้าไม่ได้ถูกขับเคลื่อนโดยเฉพาะการลดลดของลักษณะ แต่ขึ้นอยู่กับคุณภาพของวัสดุ ความราบเรียบของแผ่น, การควบคุมความบกพร่อง และกลยุทธ์การบรรจุที่ทันสมัย
คําถามที่มีความหมายมากกว่า ไม่ใช่อีกแล้วว่า ชิปกี่ชิปจะเข้ากับวอฟเฟอร์ แต่เป็นจํานวนชิปที่มีประสิทธิภาพสูงและชิปที่ใช้ได้ในทางเศรษฐกิจ สามารถอยู่รอดในกระบวนการผลิตทั้งหมด.
คําถามฟังดูง่าย: ชิป 2nm จํานวนเท่าไหร่ที่สามารถทําจากชิปเดียวโวฟเฟอร์ซิลิคอน 300 มิลลิเมตร?
ที่จริงคําตอบจะเปิดเผยเกี่ยวกับการผลิตครึ่งประสาทที่ทันสมัยมากกว่าตัวเลขเดียว มันเกี่ยวข้องกับกณิตศาสตร์ สถิติผลิต การออกแบบและขีดจํากัดทางกายภาพของกระบวนการที่ก้าวหน้า.
บทความนี้นําเสนอการคํานวณที่จริงจริงและเชิงวิศวกรรม โดยแยกยอดทฤษฎีจากสิ่งที่จริง ๆ เหลือจากโรงงานครึ่งประสาท
ถึงแม้ว่าจะมีชื่อดังกล่าว แต่หน่วยเทคโนโลยี 2nm ไม่แสดงถึงมิติทางกายภาพตามคําแปล แต่หน่วยที่ทันสมัยเป็นการแบรนด์ที่สะท้อนผลการปรับปรุงความหนาแน่นของทรานซิสเตอร์และประสิทธิภาพพลังงาน แทนความยาวประตูจริง.
กระบวนการประเภท 2 nm แบบปกติรวมถึง Gate-all-around หรือ nanosheet transistors ความยาวประตูที่มีประสิทธิภาพประมาณหลายสิบนาโนเมตร และการใช้ Lithography Ultraviolet อย่างมากส่งผลว่า, พื้นที่ die มากกว่าสัญลักษณ์ node เป็นปัจจัยหลักในการกําหนดจํานวนชิปที่เข้ากับแผ่น
โวฟเฟอร์ขนาด 300 มิลลิเมตรแบบมาตรฐานมีรัศมี 150 มิลลิเมตร ซึ่งให้พื้นที่ทางกณิตศาสตร์ทั้งหมดประมาณ 70,685 มิลลิเมตร
การตัดขอบ, เส้นเขียน, และบริเวณควบคุมกระบวนการ ลดพื้นที่ที่มีประสิทธิภาพ ในสภาพแวดล้อมการผลิตจริง, ประมาณ 94 ถึง 96 เปอร์เซ็นต์ของแผ่นสามารถใช้ได้, เหลือประมาณ 66,000 ถึง 68,500000 mm2 ที่มีให้ใช้ในการพิมพ์.
ในหน่วย 2 นามิตร ขนาดของหมึกจะแตกต่างกันอย่างมากขึ้นอยู่กับการใช้งาน
โปรเซสเซอร์มือถือที่มีประสิทธิภาพสูงโดยทั่วไปมีขนาดประมาณ 80 ถึง 120 มม. ชิปเล็ตโลจิกเล็กกว่ามาก, มักอยู่ในช่วง 25 ถึง 40 มม.สามารถเกิน 300 mm2 และบางครั้งใกล้ 500 mm2 หรือมากกว่า.
ความแตกต่างเหล่านี้มีอํานาจเหนือผลการนับชิป
พิจารณาระบบเคลื่อนที่บนชิปที่มีพื้นที่เจาะประมาณ 100 mm2
การหารพื้นที่ของแผ่นแผ่นที่สามารถใช้ได้ด้วยขนาดของแผ่นเจาะผลิตได้ประมาณ 680 หน่วย หลังจากคํานวณกณิตศาสตร์ของแผ่นเจาะและการสูญเสียขอบ จํานวนของแผ่นเจาะโดยทั่วไปจะลดลงถึงประมาณ 600 630 หน่วย
ผลิตจึงกลายเป็นปัจจัยที่ตัดสิน สําหรับ SoCs ที่มีความก้าวหน้าขนาดใหญ่ ผลิตจริง ๆ มักจะอยู่ในช่วง 70-80% เมื่อกระบวนการ成熟
ผลลัพธ์คือประมาณ 420 ถึง 500 ชิปที่ใช้งานได้อย่างเต็มที่ต่อแผ่น
สถาปัตยกรรมชิปเล็ต ปรับปรุงประสิทธิภาพของวอฟเฟอร์ได้อย่างดีเยี่ยม
สําหรับชิปเล็ตโลจิกขนาด 30 มม 2 โวฟเฟอร์เดียวกันในทฤษฎีสามารถรองรับมากกว่า 2,200 ตัด. หลังจากการสูญเสียกณิตศาสตร์, มีอยู่ประมาณ 2,000 ถึง 2,100 ตัดรวม.
การ ทํา งาน ที่ ดี ที่ สุด
ซึ่งผลิตชิปเล็ตที่ดีประมาณ 1,800 ถึง 2,000 ชิปเล็ตต่อวอฟเฟอร์ ซึ่งอธิบายว่าทําไมยุทธศาสตร์ที่ใช้ชิปเล็ตจึงกลายเป็นหลักฐานในหน่วยที่ก้าวหน้า
หน่วยประมวลผล AI ใหญ่ๆ พยายามผลักดันเศรษฐกิจของวอฟเฟอร์ให้ถึงขั้นสุด
ด้วยขนาดเจาะ 500 มม 2 โวฟเฟอร์สามารถรองรับได้เพียง 110 ถึง 120 เจาะโดยรวมหลังจากการสูญเสียขอบ ผลผลิตแรกสําหรับเจาะขนาดใหญ่ดังกล่าวที่ 2 nm อาจลดลงระหว่าง 40 และ 60 เปอร์เซ็นต์
ผลลัพธ์คือเพียงชิปที่ใช้ได้ประมาณ 45 ถึง 70 ชิปเท่านั้นที่สามารถได้รับจากแผ่นเดียว ซึ่งส่งผลโดยตรงต่อราคาสูงของฮาร์ดแวร์ AI ที่ทันสมัย
ผลผลิตเกี่ยวข้องอย่างใกล้ชิดกับความหนาแน่นของความบกพร่อง รูปแบบผลผลิตที่เรียบง่ายแสดงให้เห็นว่าผลผลิตลดลงอย่างกราฟกับการเพิ่มพื้นที่ die
แม้กระนั้น ความหนาแน่นของความบกพร่องที่ต่ํามาก ๆ ก็สามารถส่งผลกระทบต่อการพิมพ์ขนาดใหญ่ได้ โดยที่ผลผลิตมักจะหนักกว่าค่าใช้จ่ายของไวเฟอร์
การคํานวณทางกณิตศาสตร์ที่บริสุทธิ์ ละเว้นปัจจัยหลายอย่างจากโลกจริง รวมถึงเส้นการเขียน โครงสร้างการทดสอบ วงจรขั้นต่ํา และการเก็บผลงาน
ชิปจากโวฟเฟอร์เดียวกันอาจแตกต่างกันในความเร็ว การบริโภคพลังงาน และความอดทนต่อแรงดัน แต่เพียงส่วนหนึ่งเท่านั้นที่สมควรสําหรับผลิตภัณฑ์ชั้นนํา
สําหรับวอลเฟอร์ 300 มิลลิเมตรที่โน้ด 2 นามิตร ผลที่จริงจริงคือประมาณ:
45 ถึง 70 เครื่องเจาะดีสําหรับเครื่องประมวลผล AI ใหญ่
420 ถึง 500 เครื่องพิมพ์ดีสําหรับ SoCs มือถือ
1800-2,000 ชิปปิเล็ตตัวการคิดที่ดี
หมายเลขเหล่านี้สะท้อนความเป็นจริงของการผลิต แทนที่จะเป็นขีดจํากัดทางทฤษฎี
ในจุด 2 นาเมตร ความก้าวหน้าไม่ได้ถูกขับเคลื่อนโดยเฉพาะการลดลดของลักษณะ แต่ขึ้นอยู่กับคุณภาพของวัสดุ ความราบเรียบของแผ่น, การควบคุมความบกพร่อง และกลยุทธ์การบรรจุที่ทันสมัย
คําถามที่มีความหมายมากกว่า ไม่ใช่อีกแล้วว่า ชิปกี่ชิปจะเข้ากับวอฟเฟอร์ แต่เป็นจํานวนชิปที่มีประสิทธิภาพสูงและชิปที่ใช้ได้ในทางเศรษฐกิจ สามารถอยู่รอดในกระบวนการผลิตทั้งหมด.
