การผลิตครึ่งประสาทที่ทันสมัย เริ่มต้นจากคําถามที่ซับซ้อนง่ายๆ:
ขณะที่วิธีการที่เรียบง่ายที่สุดคือการหารพื้นที่แผ่นด้วยพื้นที่ชิป การคํานวณจะซับซ้อนมากขึ้นเมื่อปัจจัยเช่น กณิตศาสตร์แผ่น การยกเว้นขอบ ความหนาแน่นของความบกพร่องและผลผลิตสําหรับโวฟเฟอร์ที่มีคุณค่าสูง เช่น ซิลิคอน 300 มิลลิเมตร หรือโวฟเฟอร์ SiC, การประเมินจํานวนชิปที่แม่นยําเป็นสิ่งสําคัญสําหรับค่าใช้จ่าย, การวางแผนการผลิต, และการปรับปรุงการออกแบบ
บทความนี้อธิบายหลักการที่อยู่เบื้องหลังการคํานวณจํานวนชิปไวเฟอร์ แสดงสูตรเชิงปฏิบัติ และนําเสนอรูปแบบผลิตทางวิชาการที่ใช้ในอุตสาหกรรมครึ่งนํา
การรู้จํานวนชิปต่อวอฟเฟอร์ ช่วยในการกําหนด:
ค่าใช้จ่ายในการผลิต
ปริมาณผลิต
รายได้ที่คาดหวังต่อแผ่น
ความต้องการในการบรรจุและการทดสอบ
การออกแบบข้อเสนอในขนาดชิปและการวางแผน
สําหรับแผ่นวอล์ฟที่ทันสมัย การประเมินจํานวนชิปที่แม่นยํา มีผลต่อการสร้างรายได้และการตัดสินใจด้านวิศวกรรมโดยตรง
โวฟเฟอร์เป็นวงกลม แต่ชิปมักเป็นสี่เหลี่ยมหรือสี่เหลี่ยม เนื่องจากสี่เหลี่ยมไม่สามารถทํากระเบื้องวงกลมได้อย่างสมบูรณ์แบบ ฉะนั้นชิปบางส่วนที่อยู่ใกล้ขอบจะถูกทิ้งพื้นที่ใช้ได้ของวอลเฟอร์จะเล็กน้อยกว่าพื้นที่วอลเฟอร์ทั้งหมดเสมอ.
สูตรการประมาณที่ใช้บ่อย คือ
N ≈ (π × D2) / (4 × A) - (π × D) / sqrt ((2 × A)
ที่:
N = ราคาคาดการณ์ของเครื่องพิมพ์ทั้งตัว
D = กว้างของแผ่น
A = พื้นที่ชิป
อัตราแรกประเมินจํานวนดีเด่นของสกัดโดยไม่สนใจขอบ และอัตราที่สองแก้ไขการสูญเสียขอบ
ผู้ผลิตปล่อยแหวนใกล้ขอบแผ่นไม่ใช้งาน, เรียกกันว่าการปิดขอบ, เนื่องจากการบิดเบือนลิโตกราฟี, ความไม่มั่นคงของรูปแบบ, หรือความบกพร่องของขอบคริสตัล.
ค่าตัดขอบทั่วไป:
โวฟเฟอร์ Si 300 มิลลิเมตร: 3 ละ 5 มิลลิเมตร
โวฟเฟอร์ SiC: 5?? 10 มิลลิเมตร
ความกว้างของวอล์ฟที่มีประสิทธิภาพคือ:
D_eff = D - 2 × E
ที่ E คือการยกเว้นขอบ
ให้:
กว้างของแผ่น: 300 มม.
การยกเว้นขอบ: 3 มิลลิเมตร
ขนาดชิป: 15 mm × 15 mm
พื้นที่ชิป: A = 225 mm2
ขั้นตอนที่ 1: กว้างจริง
D_eff = 300 - 2 × 3 = 294 มม.
ขั้นตอนที่ 2: ติดต่อสูตร
N ≈ (π × 2942) / (4 × 225) - (π × 294) / sqrt ((2 × 225)
ขั้นตอนที่ 3: คํานวณค่า
อัตรา 1: (π × 2942) / 900 ≈ 301
อัตรา 2: (π × 294) / sqrt ((450) ≈ 27.5
N ≈ 301 - 27.5 ≈ 274 ชิปต่อโวฟเฟอร์
แม้ว่า โวฟเฟอร์ จะ มี ชิป 274 ชิป แต่ ไม่ ใช่ ทุก ชิป จะ ทํา งาน ได้ อย่าง ถูก ต้อง เพราะ มี ความ ไม่ ดี เช่น กระดูก, รอยเล็ก ๆ, หรือ ความ ไม่ สมบูรณ์ ของ เครือข่าย ทํา ให้ ผลิต ไม่ ดี.
รูปแบบการผลิตทําให้วิศวกรสามารถประเมินชิปที่สามารถใช้ได้ในแต่ละแผ่น
Y = e^(-A × D0)
ที่:
Y = ผลิต
A = พื้นที่ชิปใน cm2
D0 = ความหนาแน่นของความบกพร่อง (ความบกพร่องต่อ cm2)
รูปแบบนี้สมมุติว่ามีความบกพร่องที่อิสระโดยสุ่ม และให้ขอบต่ําในการผลิต
Y = ((1 - e^(-A × D0)) / (A × D0)) 2
รายงานการจัดกลุ่มความบกพร่องที่ไม่รุนแรงเท่าไหร่
Y = (1 + (A × D0)/α) ^(-α)
โดย α จะกําหนดจํานวนของความผิดพลาด
สมมุติว่า:
A = 0.225 ซม.2
D0 = 0.003 ความบกพร่อง/cm2
รูปแบบปลา:
Y ≈ e^(-0.225 × 0.003) ≈ 0.9993
สําหรับผลผลิตที่จริงของ 98% ชิปที่ใช้ได้:
N_good ≈ 274 × 0.98 ≈ 268 ชิป
กลมกระดาน, warp, หรือความหนาที่แตกต่างกัน
กติกาด้านขอบของลิโตกราฟี
จุดร้อนของอาการบกพร่อง
จํากัดขนาด reticle
โวฟเฟอร์หลายโครงการ
อัตราส่วนของขนาด
Fabs มักจะสร้างแผนที่ชิปแสดงให้เห็นว่ามีอะไรที่ผ่านหรือล้มเหลวหลังจากการทดสอบ
ผลผลิตลดลงอย่างเร่งขัน กับพื้นที่ชิป
ชิปขนาดเล็ก → ความน่าจะเป็นความบกพร่องต่ํากว่า → ผลิตสูงกว่า
อุปกรณ์พลังงานขนาดใหญ่ → ผลิตที่ต่ํากว่า → ค่าใช้จ่ายสูงกว่า
ในวัสดุที่มีช่วงความกว้าง เช่น SiC ความหนาแน่นของความบกพร่องมักเป็นตัวขับต้นทุนหลัก
การประเมินจํานวนชิปที่เข้ากับวอฟเฟอร์ ผสมผสานระหว่างกณิตศาสตร์ วิทยาศาสตร์วัสดุ และทฤษฎีความน่าจะเป็น
ปัจจัยสําคัญ:
กว้างของแผ่นและการยกเว้นขอบ
พื้นที่และการวางแผนชิป
ความหนาแน่นของความบกพร่องและการจัดกลุ่ม
การเข้าใจหลักการเหล่านี้ทําให้วิศวกรและผู้ซื้อสามารถคาดการณ์ผลงานของวอลเฟอร์ ประมาณค่าใช้จ่าย และปรับปรุงการออกแบบจํานวนชิปที่แม่นยําและการคาดการณ์ผลิต.
การผลิตครึ่งประสาทที่ทันสมัย เริ่มต้นจากคําถามที่ซับซ้อนง่ายๆ:
ขณะที่วิธีการที่เรียบง่ายที่สุดคือการหารพื้นที่แผ่นด้วยพื้นที่ชิป การคํานวณจะซับซ้อนมากขึ้นเมื่อปัจจัยเช่น กณิตศาสตร์แผ่น การยกเว้นขอบ ความหนาแน่นของความบกพร่องและผลผลิตสําหรับโวฟเฟอร์ที่มีคุณค่าสูง เช่น ซิลิคอน 300 มิลลิเมตร หรือโวฟเฟอร์ SiC, การประเมินจํานวนชิปที่แม่นยําเป็นสิ่งสําคัญสําหรับค่าใช้จ่าย, การวางแผนการผลิต, และการปรับปรุงการออกแบบ
บทความนี้อธิบายหลักการที่อยู่เบื้องหลังการคํานวณจํานวนชิปไวเฟอร์ แสดงสูตรเชิงปฏิบัติ และนําเสนอรูปแบบผลิตทางวิชาการที่ใช้ในอุตสาหกรรมครึ่งนํา
การรู้จํานวนชิปต่อวอฟเฟอร์ ช่วยในการกําหนด:
ค่าใช้จ่ายในการผลิต
ปริมาณผลิต
รายได้ที่คาดหวังต่อแผ่น
ความต้องการในการบรรจุและการทดสอบ
การออกแบบข้อเสนอในขนาดชิปและการวางแผน
สําหรับแผ่นวอล์ฟที่ทันสมัย การประเมินจํานวนชิปที่แม่นยํา มีผลต่อการสร้างรายได้และการตัดสินใจด้านวิศวกรรมโดยตรง
โวฟเฟอร์เป็นวงกลม แต่ชิปมักเป็นสี่เหลี่ยมหรือสี่เหลี่ยม เนื่องจากสี่เหลี่ยมไม่สามารถทํากระเบื้องวงกลมได้อย่างสมบูรณ์แบบ ฉะนั้นชิปบางส่วนที่อยู่ใกล้ขอบจะถูกทิ้งพื้นที่ใช้ได้ของวอลเฟอร์จะเล็กน้อยกว่าพื้นที่วอลเฟอร์ทั้งหมดเสมอ.
สูตรการประมาณที่ใช้บ่อย คือ
N ≈ (π × D2) / (4 × A) - (π × D) / sqrt ((2 × A)
ที่:
N = ราคาคาดการณ์ของเครื่องพิมพ์ทั้งตัว
D = กว้างของแผ่น
A = พื้นที่ชิป
อัตราแรกประเมินจํานวนดีเด่นของสกัดโดยไม่สนใจขอบ และอัตราที่สองแก้ไขการสูญเสียขอบ
ผู้ผลิตปล่อยแหวนใกล้ขอบแผ่นไม่ใช้งาน, เรียกกันว่าการปิดขอบ, เนื่องจากการบิดเบือนลิโตกราฟี, ความไม่มั่นคงของรูปแบบ, หรือความบกพร่องของขอบคริสตัล.
ค่าตัดขอบทั่วไป:
โวฟเฟอร์ Si 300 มิลลิเมตร: 3 ละ 5 มิลลิเมตร
โวฟเฟอร์ SiC: 5?? 10 มิลลิเมตร
ความกว้างของวอล์ฟที่มีประสิทธิภาพคือ:
D_eff = D - 2 × E
ที่ E คือการยกเว้นขอบ
ให้:
กว้างของแผ่น: 300 มม.
การยกเว้นขอบ: 3 มิลลิเมตร
ขนาดชิป: 15 mm × 15 mm
พื้นที่ชิป: A = 225 mm2
ขั้นตอนที่ 1: กว้างจริง
D_eff = 300 - 2 × 3 = 294 มม.
ขั้นตอนที่ 2: ติดต่อสูตร
N ≈ (π × 2942) / (4 × 225) - (π × 294) / sqrt ((2 × 225)
ขั้นตอนที่ 3: คํานวณค่า
อัตรา 1: (π × 2942) / 900 ≈ 301
อัตรา 2: (π × 294) / sqrt ((450) ≈ 27.5
N ≈ 301 - 27.5 ≈ 274 ชิปต่อโวฟเฟอร์
แม้ว่า โวฟเฟอร์ จะ มี ชิป 274 ชิป แต่ ไม่ ใช่ ทุก ชิป จะ ทํา งาน ได้ อย่าง ถูก ต้อง เพราะ มี ความ ไม่ ดี เช่น กระดูก, รอยเล็ก ๆ, หรือ ความ ไม่ สมบูรณ์ ของ เครือข่าย ทํา ให้ ผลิต ไม่ ดี.
รูปแบบการผลิตทําให้วิศวกรสามารถประเมินชิปที่สามารถใช้ได้ในแต่ละแผ่น
Y = e^(-A × D0)
ที่:
Y = ผลิต
A = พื้นที่ชิปใน cm2
D0 = ความหนาแน่นของความบกพร่อง (ความบกพร่องต่อ cm2)
รูปแบบนี้สมมุติว่ามีความบกพร่องที่อิสระโดยสุ่ม และให้ขอบต่ําในการผลิต
Y = ((1 - e^(-A × D0)) / (A × D0)) 2
รายงานการจัดกลุ่มความบกพร่องที่ไม่รุนแรงเท่าไหร่
Y = (1 + (A × D0)/α) ^(-α)
โดย α จะกําหนดจํานวนของความผิดพลาด
สมมุติว่า:
A = 0.225 ซม.2
D0 = 0.003 ความบกพร่อง/cm2
รูปแบบปลา:
Y ≈ e^(-0.225 × 0.003) ≈ 0.9993
สําหรับผลผลิตที่จริงของ 98% ชิปที่ใช้ได้:
N_good ≈ 274 × 0.98 ≈ 268 ชิป
กลมกระดาน, warp, หรือความหนาที่แตกต่างกัน
กติกาด้านขอบของลิโตกราฟี
จุดร้อนของอาการบกพร่อง
จํากัดขนาด reticle
โวฟเฟอร์หลายโครงการ
อัตราส่วนของขนาด
Fabs มักจะสร้างแผนที่ชิปแสดงให้เห็นว่ามีอะไรที่ผ่านหรือล้มเหลวหลังจากการทดสอบ
ผลผลิตลดลงอย่างเร่งขัน กับพื้นที่ชิป
ชิปขนาดเล็ก → ความน่าจะเป็นความบกพร่องต่ํากว่า → ผลิตสูงกว่า
อุปกรณ์พลังงานขนาดใหญ่ → ผลิตที่ต่ํากว่า → ค่าใช้จ่ายสูงกว่า
ในวัสดุที่มีช่วงความกว้าง เช่น SiC ความหนาแน่นของความบกพร่องมักเป็นตัวขับต้นทุนหลัก
การประเมินจํานวนชิปที่เข้ากับวอฟเฟอร์ ผสมผสานระหว่างกณิตศาสตร์ วิทยาศาสตร์วัสดุ และทฤษฎีความน่าจะเป็น
ปัจจัยสําคัญ:
กว้างของแผ่นและการยกเว้นขอบ
พื้นที่และการวางแผนชิป
ความหนาแน่นของความบกพร่องและการจัดกลุ่ม
การเข้าใจหลักการเหล่านี้ทําให้วิศวกรและผู้ซื้อสามารถคาดการณ์ผลงานของวอลเฟอร์ ประมาณค่าใช้จ่าย และปรับปรุงการออกแบบจํานวนชิปที่แม่นยําและการคาดการณ์ผลิต.
